蘋果在昨天的發(fā)布會上提到了其芯片使用了SIP封裝，但你了解嗎？

　　SIP是System in Package (系統(tǒng)級封裝、系統(tǒng)構裝)的簡稱，這是基于SoC所發(fā)展出來的種封裝技術，根據(jù)Amkor對SiP定義為“在一IC包裝體中，包含多個芯片或一芯片，加上被動元件、電容、電阻、連接器、天線…等任一元件以上之封裝，即視為SiP”，也就是說在一個封裝內不僅可以組裝多個芯片，還可以將包含上述不同類型的器件和電路芯片疊在一起，構建成更為復雜的、完整的系統(tǒng)。

　　SiP包括了多芯片模組(Multi-chip Module；MCM)技術、多芯片封裝(Multi-chip Package；MCP)技術、芯片堆疊(Stack Die)、PoP (Package on Package)、PiP (Package in Package) ，以及將主/被動元件內埋于基板(Embedded Substrate)等技術。以結構外觀來說，MCM屬于二維的2D構裝，而MCP、Stack Die、PoP、PiP等則屬于立體的3D構裝；由于3D更能符合小型化、高效能等需求，因而在近年來備受業(yè)界青睞。

　　SiP封裝中互連技術(Interconnection) 多以打線接合(Wire Bonding) 為主，少部分還采用覆晶技術(Flip Chip)，或是Flip Chip 搭配Wire Bonding 作為與Substrate (IC載板) 間的互連。但以Stack Die (堆疊芯片) 為例，上層的芯片仍需藉由Wire Bonding來連接，當堆疊的芯片數(shù)增加，越上層的芯片所需的Wire Bonding長度則將越長，也因此影響了整個系統(tǒng)的效能；而為了保留打線空間的考量，芯片與芯片間則需適度的插入Interposer，造成封裝厚度的增加。

　　隨著SoC制程技術從微米(Micrometer)邁進納米的快速演進，單一芯片內所能容納的電晶體數(shù)目將愈來愈多，同時提升SoC的整合能力，并滿足系統(tǒng)產品對低功耗、低成本及高效能之要求。但是當半導體制程進入納米世代后，SoC所面臨的各種問題，也愈來愈難以解決，如制程微縮的技術瓶頸及成本愈來愈大、SoC芯片開發(fā)的成本與時間快速攀升、異質(Heterogeneous )整合困難度快速提高、產品生命周期變短，及時上市的壓力變大，使SiP技術有發(fā)展的機會。

　　SiP技術具整合彈性可大幅縮減電路載板面積

　　系統(tǒng)封裝(SiP)技術在現(xiàn)有集成電路工程并非高困難度的制程，因為各種功能芯片利用集成電路封裝技術整合，除考量封裝體的散熱處理外，功能芯片組構可以將原本離散的功能設計或元件，整合在單一芯片，不僅可以避免設計方案被抄襲復制，也能透過多功能芯片整合的優(yōu)勢讓最終產品更具市場競爭力，尤其在產品的體積、功耗與成本上都能因為SiP技術而獲得改善。

　　SiP元器件若設計規(guī)畫得當，已可相當于一系統(tǒng)載板的相關功能芯片、電路的總和，而依據(jù)不同的功能芯片進行系統(tǒng)封裝，可以采簡單的Side by Side芯片布局，也可利用相對更復雜的多芯片模組MCM(Multi-chip Module)技術、多芯片封裝MCP(Multi-chip Package)技術、芯片堆疊(Stack Die)、PoP(Package on Package)、PiP(Package in Package)等不同難度與制作方式進行系統(tǒng)組構。也就是說，在單一個封裝體內不只可運用多個芯片進行系統(tǒng)功能建構，甚至還可將包含前述不同類型器件、被動元件、電路芯片、功能模組封裝進行堆疊，透過內部連線或是更復雜的3D IC技術整合，構建成更為復雜的、完整的SiP系統(tǒng)功能。

　　而在SiP整合封裝中，關鍵的技術就在于SiP封裝體中的芯片或功能模組的芯片內互連技術(Interconnection)，在一般簡單形式或是對芯片體積要求不高的方案中，運用打線接合(Wire Bonding)即可滿足多數(shù)需求，而打線接合形式芯片多用Side by Side并列布局為主，當功能芯片數(shù)量多時，芯片的占位面積就會增加，而若要達到SiP封裝體再積極微縮設計，就可改用技術層次更高的覆晶技術(Flip Chip)或是Flip Chip再搭配打線接合與IC載板(Substrate)之間進行互連。

　　基本上堆疊芯片(Stack Die)的作法在上層的芯片或模塊仍然需要透過打線接合進行連接，但若碰到SiP的整合芯片、功能模塊數(shù)量較多時，即堆疊的芯片、功能模組數(shù)量增加，這會導致越是設于SiP結構上層的芯片、模塊所需要的打線連接電子線路長度將因此增長，傳輸線路拉長對于高時脈運作的功能模塊會產生線路雜訊或是影響了整體系統(tǒng)效能；至于SiP在結構上為了預留Wire Bonding的打線空間，對芯片與芯片或是功能模塊與功能模塊間插入的Interposer處理，也會因為這些必要程序導致SiP最終封裝成品的厚度增加。

　　首先SiP可利用封裝技術讓整合設計更具效率，也就是說SiP可在單一封裝體內裝多組功能芯片，例如單一SiP若整合兩組功能芯片，使用堆疊設計可以在相同芯片占位面積設置雙芯片功能，若是三個功能芯片構裝，則可以在單一芯片略大的體積設置多芯片功能。

　　SiP另一大優(yōu)勢在于構裝芯片的設計驗證會比同樣多功能芯片整合的SoC設計方案更簡單許多，因為SiP為利用已有的功能芯片、矽智財IP或是功能模塊芯片進行構裝，基本上這些功能獨立的芯片皆已可透過既有的驗證流程確認功能完整性，而在SiP制程中僅針對芯片與芯片、功能模塊與功能模塊的內部連線在封裝后是否正常無誤進行驗證，大幅減少設計流程與驗證成本。

　　而SoC卻需要透過版圖布局／布線，不僅在設計流程與負荷相對復雜，在后期的芯片驗證調校成本也相對較高，兩者相較SiP在爭取產品上市時間有絕對優(yōu)勢。同時，SiP的優(yōu)點還有可以結合不同功能芯片、功能模塊，在面對異質芯片構裝方面可以極具彈性，在封裝體內還可設置被動元件，甚至集成天線模塊進封裝體，芯片的封裝成果可以自成一套電子系統(tǒng)，實現(xiàn)嵌入式無源元件的設計方案組合。

　　高度集成電路封裝整合提升產品抗機械、抗化學腐蝕能力 SiP也具備極好的抗機械、抗化學腐蝕能力，因為相關電路都以封裝體整個包覆起來，可增加電路載板的抗機械應力、抗化學腐蝕能力，同時提高了電子系統(tǒng)的可靠性。

　　而與傳統(tǒng)集成電路芯片或封裝元器件不同的是，SiP不只是可處理數(shù)位系統(tǒng)電子的通用運算，像是DSP(Digital signal processing)數(shù)位信號處理系統(tǒng)、感測器、微機電MEMS(Micro Electro Mechanical Systems)甚至是光通訊應用領域，都可以透過關鍵模組元件整合，以極小芯片的SiP封裝元器件實踐以往需要大片電路功能載板處理的功能設計。

　　由于SiP可使用的芯片內布局、內部連線技術方案的差異，可讓SiP實現(xiàn)如單一封裝體透過多芯片互連、倒裝、IC芯片直接芯片互連等設計方案完成SiP元器件設計，這可以讓SiP在多芯片整合后對外的電氣連接介面大幅縮減，不僅可有效減少封裝體尺寸與引腳數(shù)量，也可縮短功能IC間的連接線路長度，讓電氣性能表現(xiàn)大幅提升，而SiP透過芯片內部互連可以提供更高品質的電氣連接效果、低功耗、低噪訊的連接品質，尤其在高外部頻率的工作環(huán)境中，SiP的運行效能可以達到接近SoC元器件的運行效果。

　　產業(yè)鏈結構完整臺廠發(fā)展SiP最大優(yōu)勢

　　2007年第一代iPhone推出后，逐漸開啟行動裝置產品的普及。隨著輕薄短小、多功能、低功耗等產品趨勢形成，SiP技術漸成封裝技術發(fā)展的目標；2015年，體積更小的Apple Watch等穿戴式產品開始興起，亦亟需使用SiP技術協(xié)助。

　　而在物聯(lián)網時代即將來臨之際，對多功能整合、低功耗與微型化等需求更將逐步增加，SiP技術將能提供較為理想的解決方案。因此，不但國內外現(xiàn)有封測大廠極力發(fā)展SiP技術，相關基板廠、EMS廠乃至于上游晶圓代工廠，皆有廠商跨入以搶食商機。

　　由于SiP須不同專業(yè)領域互相配合，包括IC基板、封裝技術、模組設計與系統(tǒng)整合能力等，這對相關臺灣業(yè)者來說，是很好的發(fā)展機會。因為，臺灣在半導體電子產業(yè)鏈結構完整，廠商分布廣泛，具有發(fā)展SiP技術的先天條件。就以半導體產業(yè)結構來分析，分布領域廣泛且完整，使臺灣半導體業(yè)者具有上中下游合作的基礎條件。

　　尤其對封測業(yè)者來說，以技術為主的封裝廠可與IC設計廠緊密合作，以領先的封裝技術來滿足IC設計業(yè)者對產品的各種設計需求；也可與記憶體廠乃至晶圓代工廠技術合作，發(fā)展SiP異質整合。

　　目前在高階封裝技術仍保有領先地位的臺廠，若能再強化廠商間合作與善用優(yōu)勢，則臺灣廠商在SiP領域將可維持技術領先并擁有更多發(fā)展商機。

　　IC基板廠投入SiP領域

　　由于封測廠商積極發(fā)展SiP技術，因此吸引部分IC基板廠商開始聚焦SiP所帶來的潛在商機。IC基板埋入主被動元件而成為SiP基板，在更薄的載板空間內埋入IC，亦逐漸成為發(fā)展趨勢。未來，在行動裝置、穿戴式與物聯(lián)網等應用下，SiP基板預料將為IC基板廠商帶來另一波成長動能。

　　在國外廠商部分，除日商TDK發(fā)展積體電路內埋式基板，并與日月光結盟，共同朝SiP領域邁進之外；另一家日系大廠Ibiden、韓廠Semco以及奧地利廠商AT&S等，也都積極投入發(fā)展SiP所需的IC基板。

　　國內其他IC基板大廠也陸續(xù)展開布局，其中南電發(fā)展的系統(tǒng)級封裝產品已導入量產，主要應用于手機和網通產品，并積極開發(fā)中國大陸IC設計與封測客戶。

　　另一間IC基板大廠景碩的SiP產品所占營收比重在2015年已經超過一成，包括應用于功率放大器、NAND Flash與網通等產品，并與國內封測大廠建立供應鏈關系，同時也是美系客戶供應商。而欣興電子也積極開發(fā)新原料與新制程，以作為系統(tǒng)級封裝基板的技術基礎。

　　SiP技術不但是諸多封測廠發(fā)展的目標，也吸引部分EMS廠商與IC基板廠商投入。

　　近年來，部分晶圓代工廠也在客戶一次購足的服務需求下（Turnkey Service），開始擴展業(yè)務至下游封測端，以發(fā)展SiP等先進封裝技術來打造一條龍服務模式，滿足上游IC設計廠或系統(tǒng)廠。

　　然而，晶圓代工廠發(fā)展SiP等先進封裝技術，與現(xiàn)有封測廠商間將形成微妙的競合關系。首先，晶圓代工廠基于晶圓制程優(yōu)勢，擁有發(fā)展晶圓級封裝技術的基本條件，跨入門檻并不甚高。因此，晶圓代工廠可依產品應用趨勢與上游客戶需求，在完成晶圓代工相關制程后，持續(xù)朝晶圓級封裝等后段領域邁進，以完成客戶整體需求目標。這對現(xiàn)有封測廠商來說，可能形成一定程度的競爭。

　　由于封測廠幾乎難以向上游跨足晶圓代工領域，而晶圓代工廠卻能基于制程技術優(yōu)勢跨足下游封測代工，尤其是在高階SiP領域方面；因此，晶圓代工廠跨入SiP封裝業(yè)務，將與封測廠從單純上下游合作關系，轉向微妙的競合關系。

　　以晶圓代工龍頭臺積電量產在即的整合扇出型封裝（InFO）技術來說，2016年將可量產應用于行動裝置產品，再搭配前端晶圓代工先進制程，打造出一條龍的服務。

　　InFO架構是以邏輯晶片與記憶體晶片進行整合，亦屬于SiP范疇，與過去TSV 2.5D IC技術層級的CoWoS技術相比，其亮點是無需矽中介層，因此成本更低，更輕薄且散熱程度更好。

　　目前臺積電跨入SiP業(yè)務多為因應客戶需求，是否對于封測廠形成搶單效應，值得后續(xù)關注。不過，封測廠面臨晶圓代工廠可能帶來的競爭，并非完全處于劣勢而毫無機會。

　　封測廠一方面可朝差異化發(fā)展以區(qū)隔市場，另一方面也可選擇與晶圓代工廠進行技術合作，或是以技術授權等方式，搭配封測廠龐大的產能基礎進行接單量產，共同擴大市場。此外，晶圓代工廠所發(fā)展的高階異質封裝，其部份制程步驟仍須專業(yè)封測廠以現(xiàn)有技術協(xié)助完成，因此雙方仍有合作立基點。

　　龐大的市場規(guī)模

　　全球終端電子產品的發(fā)展不斷地朝向輕薄短小、多功能、低功耗等趨勢邁進，對于空間節(jié)省、功能提升，以及功耗降低的要求越來越高，SiP的成長潛力也越來越大。2015年Apple Watch等穿戴式產品問世后，SiP技術擴及應用到穿戴式產品。

　　雖然，目前穿戴式產品的市場規(guī)模尚難與智慧型手機匹敵，但未來穿戴式產品預期仍將呈現(xiàn)成長，為SiP帶來成長動能。

　　此外，物聯(lián)網即將逐漸普及之際，在萬物聯(lián)網的趨勢下，必然會串聯(lián)組合各種行動裝置、穿戴裝置、智慧交通、智慧醫(yī)療，以及智慧家庭（圖2）等網路，多功能異質晶片整合預估將有龐大需求，低功耗也會是重要趨勢。

　　因此，SiP預料仍將扮演重要的封裝技術。雖然，全球物聯(lián)網相關業(yè)者目前仍處于建立平臺與制定規(guī)格階段，尚未呈現(xiàn)具體商機。然而，若將來相關平臺建立完成，相關規(guī)格與配套措施皆完備后，物聯(lián)網亦成為SiP動能成長來源。

原本位居全球第四大封測廠的星科金朋也在韓國廠區(qū)積極開發(fā)SiP技術，但因整體營運狀況不如前三大廠，因此難以投入大額資本以擴充SiP規(guī)模。

不過，隨著大陸封測廠江蘇長電并購星科金朋而帶來資金，將能夠結合原本星科金朋的技術，預期在SiP領域有望成長。擁有資金并進一步取得技術之后的江蘇長電，未來在SiP技術領域所帶來的競爭力，特別值得臺廠留意。

　　轉載請注明來源：賽斯維傳感器網（mizp.cn）