在硅谷2017夏季拜訪Cadence總部時，剛剛發(fā)布不久的Cadence Tensilica Vision C5 DSP再一次被該公司的產(chǎn)品市場負責人提起，他們向電子工程專輯強調，Vision C5 DSP不是一個普通的神經(jīng)網(wǎng)絡加速器，而是專門針對神經(jīng)網(wǎng)絡進行了特定優(yōu)化的DSP，可以實現(xiàn)全神經(jīng)網(wǎng)絡層的計算加速（卷積層、全連接層、池化層和歸一化層），而不僅僅是卷積層的加速。

之前電子工程專輯記者邵樂峰曾經(jīng)撰寫過C5 DSP的報道，“神經(jīng)網(wǎng)絡DSP市場湊齊一桌麻將，Cadence Tensilica一落座就準備聽牌”，但是這家公司的外國市場部的同事在看完文章后更糊涂了�！拔覀儧]有在打麻將，我們在認真做神經(jīng)網(wǎng)絡�！盤ulin Desai，Cadence旗下Tensilica IVP事業(yè)部產(chǎn)品市場總監(jiān)笑著回應了我們之前的報道。

Cadence Tensilica Vision C5 DSP，面向對神經(jīng)網(wǎng)絡計算能力有極高要求的視覺設備、雷達/光學雷達和融合傳感器等應用量身優(yōu)化。針對車載、監(jiān)控安防、無人機和移動/可穿戴設備應用，Vision C5 DSP 1TMAC/s的計算能力完全能夠勝任所有神經(jīng)網(wǎng)絡的計算任務。

Pulin Desai再次向電子工程專輯記者解釋了Vision C5 DSP與神經(jīng)網(wǎng)絡加速器的區(qū)別。

神經(jīng)網(wǎng)絡DSP vs. 神經(jīng)網(wǎng)絡加速器

圖：C5 DSP與神經(jīng)網(wǎng)絡加速器的區(qū)別

基于攝像頭的視覺系統(tǒng)在汽車、無人機和安防領域最為常見，這種架構需要兩種最基礎的視覺優(yōu)化計算模式。首先，利用傳統(tǒng)視覺算法對攝像頭捕捉到的照片或圖像進行增強；其次，使用基于神經(jīng)網(wǎng)絡的認知算法對物體進行檢測和識別�，F(xiàn)有的神經(jīng)網(wǎng)絡加速器解決方案皆依賴與圖像DSP連接的硬件加速器；神經(jīng)網(wǎng)絡代碼被分為兩部分，一部分網(wǎng)絡層運行在DSP上，卷積層則運行在硬件加速器上。這種架構不但效率低下，且耗能較高。

Vision C5 DSP是專門針對神經(jīng)網(wǎng)絡進行了特定優(yōu)化的DSP，可以實現(xiàn)全神經(jīng)網(wǎng)絡層的計算加速（卷積層、全連接層、池化層和歸一化層），而不僅僅是卷積層的加速。因此，主視覺/圖像DSP能力得以釋放，獨立運行圖像增強應用，Vision C5 DSP則負責執(zhí)行神經(jīng)網(wǎng)絡任務。通過移除神經(jīng)網(wǎng)絡DSP和主視覺/圖像DSP之間的冗余數(shù)據(jù)傳輸，Vision C5 DSP的功耗遠低于現(xiàn)有的神經(jīng)網(wǎng)絡加速器。同時，Vision C5 DSP還提供針對神經(jīng)網(wǎng)絡的單核編程模型。

為了讓讀者更快地明白這兩者的區(qū)別，電子工程專輯記者還是打算再添幾張PPT：

區(qū)別2：神經(jīng)網(wǎng)絡、加速器與神經(jīng)網(wǎng)絡DSP的區(qū)別

再附上一張Vision C5 DSP與目前商用的GPU的對比

圖：Vision C5 DSP跟CPU、GPU、神經(jīng)網(wǎng)絡加速器在嵌入式系統(tǒng)中的應用場合對比

Pulin Desai總結：Vision C5 DSP是一款靈活前瞻的永不過時（future-proof）解決方案，支持各類內核尺寸、深度和輸入規(guī)格。Vision C5 DSP采用多項系數(shù)壓縮／解壓技術，支持未來添加的新計算層。與之相反，CNN硬件加速器由于程序重編能力有限，擴展能力較差。

已經(jīng)公布的Vision DSP 生態(tài)伙伴。不過小編沒有看到有中國國內的公司。這也側面說明中國的神經(jīng)網(wǎng)絡研究的步伐可能還有點落后吧。

最后附上Vision C5 DSP的參數(shù)與性能說明

依托獨立引擎，Vision C5 DSP具備領先的神經(jīng)網(wǎng)絡性能：

• 不到1mm2的芯片面積可以實現(xiàn)1TMAC／秒的計算能力（吞吐量較Vision P6 DSP提高4倍），為深度學習內核提供極高的計算吞吐量

• 1024 8-bit MAC或512 16-bit MAC 確保8-bit 和16-bit精度的出色性能

• 128路8-bit SIMD或64路16-bit SIMD的VLIW SIMD架構

• 專為多核設計打造，以極少的資源代價獲得NxTMAC的處理能力

• 內置iDMA和AXI4總線接口

• 使用與Vision P5和P6 DSP一致的經(jīng)驗證軟件工具包

• 基于業(yè)界知名的AlexNet CNN Benchmark，Vision C5 DSP的計算速度較業(yè)界的GPU最快提高6倍；Inception V3 CNN benchmark，有9倍的性能提升。

Vision C5 DSP搭載Cadence神經(jīng)網(wǎng)絡Mapping工具鏈，可將Caffe和TensorFlow等映射為在Vision C5 DSP上高度優(yōu)化過的可執(zhí)行代碼，充分發(fā)揮手動優(yōu)化神經(jīng)網(wǎng)絡庫的豐富功能。

轉載請注明來源：賽斯維傳感器網(wǎng)（mizp.cn）